搜索
热门搜索
历史搜索
    清除搜索历史
    菜单
    JS Bin


    特性


    全新上市!基于 22nm 先进工艺的可编辑逻辑器件。


    高云半导体 Arora V 系列 FPGA 产品是高云半导体晨熙®家族第五代产品,内部资源丰富,具有全新构架且支持 AI 运算的高性能 DSP ,高速 LVDS 接口以及丰富的 BSRAM 存储器资源,同时集成自主研发的 DDR3、支持多种协议的 12.5Gbps SERDES(GW5AT-138 支持),提供多种管脚封装形式,适用于低功耗、高性能及兼容性设计等应用场合。


    高云半导体同时提供面向市场自主研发的新一代 FPGA 硬件开发环境,支持 Arora V 系列 FPGA 产品,能够完成 FPGA 综合、布局、布线、产生数据流文件及下载等一站式工作。

    产品参数


    器件

    GW5A-25

    GW5A-45

    GW5A-138

    逻辑单元(LUT4)

    23,040

    44,928

    138,240

    寄存器(REG)

    23,040

    44,928

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    180

    351

    1,080

    块状静态随机存储器BSRAM(Kbits)

    1,008

    2,106

    6,120

    块状静态随机存储器数目BSRAM(个)

    56

    117

    340

    DSP

    28

    81

    298

    最多锁相环(PLLs)[1]

    6

    4

    12

    全局时钟

    16

    16

    16

    高速时钟

    16

    12

    24

    LVDS (Gbps)

    1.25

    1.25

    1.25

    DDR3 (Mbps)

    1,066

    1,333

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    ADC

    1

    2

    2

    GPIO Bank数

    8[2]

    6

    6

    最大GPIO数

    239

    330

    312

    核电压

    0.9V/1.0V/1.2V[3]

    0.9V/1.0V

    0.9V/1.0V

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除GPIO Bank 外,还包含一个JTAG Bank,含4个I/O,一个Config Bank,含1个I/O。

    [3] EV 版本内置LDO,VCC 可支持1.2V。


    封装

    间距(mm)

    尺寸(mm)

    GW5A-25

    GW5A-138

    I/O(True LVDS Pair)

    MIPI D-PHY Hardcore

    I/O(True LVDS Pair)

    MIPI D-PHY Hardcore

    MG121N

    0.5

    6x6

    82(38)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    -

    -

    UG324S

    0.8

    15x15

    239(116)

    -

    -

    -

    UG256C

    0.8

    14x14

    191(90)

    -

    -

    -

    PG256C

    1.0

    17x17

    191(93)

    -

    -

    -

    PG256

    1.0

    17x17

    184(88)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    -

    -

    PG256S

    1.0

    17x17

    194(93)

    -

    -

    -

    UG324

    0.8

    15x15

    222(104)

    RX/TX (Configurable)
    4 data lanes
    1 clock lanes

    -

    -

    UG324A

    0.8

    15x15

    -

    -

    222(106)

    -

    MG196S

    0.5

    8x8

    114(53)

    -

    -

    -

    UG225S

    0.8

    13x13

    168(80)

    -

    -

    -

    LQ100

    0.5

    14x14

    80(36)

    -

    -

    -

    LQ144

    0.5

    20x20

    109(50)

    -

    -

    -





    器件

    GW5A-25(车规级)

    逻辑单元(LUT4)

    23,040

    寄存器(REG)

    23,040

    分布式静态随机存储器SSRAM(Kbits)

    180

    块状静态随机存储器BSRAM(Kbits)

    1,008

    块状静态随机存储器数目BSRAM(个)

    56

    DSP

    28

    最多锁相环(PLLs)[1]

    6

    全局时钟

    16

    高速时钟

    16

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,066

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    ADC

    1

    GPIO Bank数

    8[2]

    最大GPIO数

    239

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5A-25(车规级)

    I/O(True LVDS Pair)

    MIPI D-PHY硬核

    PG256

    1.0

    17x17

    184(88)

    RX/TX,可配置
    4 数据通道
    1 时钟通道

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除GPIO Bank 外,还包含一个JTAG Bank,含4个I/O,一个Config Bank,含1个I/O。






    器件

    GW5AR-25

    逻辑单元(LUT4)

    23040

    寄存器(REG)

    23040

    分布式静态随机存储器SSRAM(Kbits)

    180

    块状静态随机存储器BSRAM(Kbits)

    1008

    块状静态随机存储器数目BSRAM(个)

    56

    PSRAM(颗)

    2

    块状静态随机存储器数目BSRAM(个)

    8

    单颗 PSRAM(bits)

    8M x 8bits

    DSP(27-bit x 18-bit)

    28

    最多锁相环(PLLs)[1]

    6

    全局时钟

    16

    高速时钟

    16

    LVDS Gbps

    1.25

    DDR3 (Mbps)

    1066

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    ADC

    1

    GPIO Bank数

    8

    最大I/O数

    239

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AR-25

    I/O(True LVDS Pair)

    MIPI D-PHY硬核

    UG256P

    0.8

    14x14

    178(86)

    RX/TX,可配置
    4 数据通道
    1 时钟通道


    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] 除 GPIO Bank 外,还包含一个JTAG Bank,含4个 I/O,一个 Config Bank,含1个 I/O.





    器件

    GW5AT-15

    GW5AT-60

    GW5AT-75

    GW5AT-138

    逻辑单元(LUT4)

    15,120

    59,904

    86,688

    138240

    寄存器(REG)

    15,120

    59,904

    86,688

    138240

    分布式静态随机存储器SSRAM(Kbits)

    118.125

    468

    677

    1,080

    块状静态随机存储器BSRAM(Kbits)

    630

    2,124

    4,608

    6120

    块状静态随机存储器数目BSRAM(个)

    35

    118

    256

    340

    DSP

    34

    118

    213

    298

    最多锁相环(PLLs)[1]

    2

    8

    12

    12

    全局时钟

    16

    16

    16

    16

    高速时钟

    8

    20

    24

    24

    Transceivers

    4

    4

    8

    8

    Transceivers 速率

    270Mbps-10Gbps

    270Mbps-12.5Gbps

    270Mbps-12.5Gbps

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4 PCIe 2.0

    1,
    x1, x2, x4 PCIe 2.0

    1,
    x1, x2, x4, x8 PCIe 2.0

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    1.25

    1.25

    1.25

    DDR3 (Mbps)

    1,333

    1,333

    1,333

    1333

    MIPI D-PHY硬核

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX/TX),
    4个数据通道,
    1个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    MIPI C-PHY硬核

    2.5Gsps
    (=5.75Gpbs,RX/TX),
    3 三线数据通道

    2.5Gsps
    (=5.75Gpbs,RX/TX),
    3 三线数据通道

    -

    -

    ADC

    1

    2

    2

    2

    GPIO Bank数

    4

    11

    6

    6

    最大GPIO数

    52

    320

     312

    312

    核电压

    0.9V/1.0V

    0.9V/1.0V/1.2V[2]

    0.9V/1.0V

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AT-138

    名称

    类型

    描述

    I/O
    (True LVDS Pair)

    Transceivers[1]

    MIPI D-PHY 硬核

    UG484

    UBGA

    Wire Bond

    0.8

    19x19

    311(150)

    8

    RX
    8 数据通道,
    2 时钟通道

    注:
    [1]UBGA 封装中 Tranceivers 的速率最高可以达到 10.3125 Gbps,当速率超过8Gbps时,只支持板上互联,不支持背板应用。

    封装

    间距(mm)

    尺寸(mm)

    GW5AT-138

    名称

    类型

    描述

    I/O
    (True LVDS Pair)

    Transceivers[1]

    MIPI D-PHY 硬核

    FPG676A

    FCPBGA

    Flip Chip

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道,
    2 时钟通道

    PG676A

    PBGA

    Wire Bond

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道,
    2 时钟通道

    PG484A

    PBGA

    Wire Bond

    1.0

    23x23

    297(143)

    4

    -

    PG484

    PBGA

    Wire Bond

    1.0

    23x23

    277(133)

    4

    RX
    8 数据通道,
    2 时钟通道

    UG324A

    UBGA

    Wire Bond

    0.8

    15x15

    141(68)

    4

    RX
    8 数据通道,
    2 时钟通道

    注!

    [1] PBGA 封装中 Tranceivers 的速率最高可以达到 8 Gbps。

    [1] FCPBGA 封装中 Tranceivers 的速率最高可以达到 12.5 Gbps。



    器件

    GW5AT-138(车规级)

    逻辑单元(LUT4)

    138240

    寄存器(REG)

    138240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    Transceivers

    8

    Transceivers 速率

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    MIPI C-PHY硬核

    -

    ADC

    2

    GPIO Bank数

    6

    最大GPIO数

    312

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AT-138

    名称

    类型

    描述

    I/O
    (True LVDS Pair)

    Transceivers[2]

    MIPI D-PHY 硬核

    UG324

    UBGA

    Wire Bond

    0.8

    15x15

    142(68)

    4

    RX
    8 数据通道,
    2 时钟通道

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] UBGA封装中Tranceivers的速率最高可以达到10.3125Gbps,当速率超过8Gbps时,只支持板上互联,不支持背板应用。





    器件

    GW5AS-25

    逻辑单元(LUT4)

    23,040

    寄存器(REG)

    23,040

    分布式静态随机存储器SSRAM(Kbits)

    180

    块状静态随机存储器BSRAM(Kbits)

    1,008

    块状静态随机存储器数目BSRAM(个)

    56

    Flash(bits)

    1M

    硬核处理器

    Cortex-M4

    DSP

    28

    最多锁相环(PLLs)[1]

    6

    全局时钟

    16

    高速时钟

    16

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,066

    MIPI D-PHY硬核

    2.5Gbps(RX),
    4个数据通道,
    1个时钟通道

    ADC[2]

    FPGA:1
    Cortex-M4:3

    GPIO Bank数

    8[3]

    最大GPIO数

    239

    核电压

    1.2V[4]

    封装

    间距(mm)

    尺寸(mm)

    GW5AS-25

    名称

    类型

    描述

    I/O
    (True LVDS Pair)

    MIPI D-PHY 硬核

    UG256

    UBGA

    Wire Bond

    0.8

    14x14

    144(68)

    RX/TX
    4 数据通道,
    1 时钟通道

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    [2] FPGA 内嵌 1 个 ADC,Cortex-M4 系统内嵌 3 个 ADC。

    [3] 除 GPIO Bank 外,还包含一个 JTAG Bank,含 4 个 I/O,一个 Config Bank,含 1 个 I/O。

    [4] EV 版本内置 LDO,VCC 可支持 1.2V。






    器件

    GW5AS-138

    逻辑单元(LUT4)

    138,240

    寄存器(REG)

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6,120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    硬核处理器

    RiscV AE350_SOC

    ADC

    2

    GPIO Bank数

    6

    最大GPIO数

    312

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AS-138

    名称

    类型

    描述

    I/O (True LVDS Pair)

    MIPI D-PHY 硬核

    UG324A

    UBGA

    Wire Bond

    0.8

    15x15

    222(106)

    -






    器件

    GW5AST-138

    逻辑单元(LUT4)

    138,240

    寄存器(REG)

    138,240

    分布式静态随机存储器SSRAM(Kbits)

    1,080

    块状静态随机存储器BSRAM(Kbits)

    6,120

    块状静态随机存储器数目BSRAM(个)

    340

    DSP

    298

    最多锁相环(PLLs)[1]

    12

    全局时钟

    16

    高速时钟

    24

    Transceivers

    8

    Transceivers 速率

    270Mbps-12.5Gbps

    PCIe 2.0 硬核

    1,
    x1, x2, x4, x8 PCIe 2.0

    LVDS (Gbps)

    1.25

    DDR3 (Mbps)

    1,333

    MIPI D-PHY硬核

    2.5Gbps(RX),
    8个数据通道,
    2个时钟通道

    硬核处理器

    RiscV AE350_SOC

    ADC

    2

    GPIO Bank数

    6

    最大I/O数

    376

    核电压

    0.9V/1.0V

    封装

    间距(mm)

    尺寸(mm)

    GW5AST-138

    名称

    类型

    描述

    I/O (True LVDS Pair)

    Transceivers[1]

    MIPI D-PHY 硬核

    FPG676A

    FCPBGA

    Flip Chip

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道
    2 时钟通道

    PG676A

    PBGA

    Wire Bond

    1.0

    27x27

    312(150)

    8

    RX
    8 数据通道
    2 时钟通道

    PG484A

    PBGA

    Wire Bond

    1.0

    23x23

    297(143)

    4

    -

    注!

    [1] 不同封装支持的锁相环数量不同,此处为最大值。

    参考设计



    基于高云半导体FPGA的MIPI接口匹配方案

    技术文档


    GW5A系列FPGA产品数据手册-Preliminary

    GW5A系列FPGA产品(车规级)数据手册-Preliminary

    GW5AR系列FPGA产品数据手册-Preliminary

    GW5AT系列FPGA产品数据手册-Preliminary

    GW5AS-25器件数据手册-Preliminary

    GW5AT系列FPGA产品(车规级)数据手册-Preliminary

    GW5AS-138器件数据手册-Preliminary

    GW5AST系列FPGA产品数据手册-Preliminary

    GW5A系列FPGA产品封装与管脚手册

    GW5AR系列FPGA产品封装与管脚手册

    GW5AT系列FPGA产品封装与管脚手册

    GW5AS系列FPGA产品封装与管脚手册

    GW5AST系列FPGA产品封装与管脚手册

    GW5A-25器件Pinout手册

    GW5AR-25器件Pinout手册

    GW5A-138器件Pinout手册

    GW5AT-75器件Pinout手册

    GW5AT-138器件Pinout手册

    GW5AS-25器件Pinout手册

    GW5AS-138器件Pinout手册

    GW5AST-138器件Pinout手册

    GW5A系列FPGA产品原理图指导手册

    GW5AT & GW5AST系列FPGA产品原理图指导手册

    Arora Ⅴ Hardened MIPI D-PHY用户指南

    Arora V SEU Handler用户指南-Preliminary

    Arora Ⅴ模拟数字转换器(ADC)用户指南

    Arora Ⅴ 存储器(BSRAM & SSRAM)用户指南

    Arora Ⅴ 可配置功能单元(CFU)用户指南

    Arora Ⅴ 可编程通用管脚(GPIO)用户指南

    Arora Ⅴ 数字信号处理(DSP)模块用户指南

    Arora Ⅴ 时钟资源(Clock)用户指南

    Arora Ⅴ FPGA产品编程配置手册

    Arora Ⅴ 25K FPGA产品编程配置手册-Preliminary

    Arora Ⅴ 设计物理约束用户指南

    GW5A-25 ES Errata

    GOWIN FPGA产品状态寄存器说明

    GOWIN FPGA产品配置模式说明

    GOWIN 22nm FPGA软错误率测试报告


    相关推荐
    COPYRIGHT 2018 GOWIN CORP. 粤ICP备14046300号 犀牛云提供云计算服务